人工智慧（AI）算力需求爆發正推動記憶體產業迎來結構性轉變。隨著 DRAM 與 NAND 微縮逼近物理極限，三星電子 (KR005930) 、SK 海力士 (000660KS) 與鎧俠紛紛轉向 3D 堆疊、混合鍵合等新技術，顯示未來記憶體競爭將從「製程微縮」轉向「晶片堆疊與先進封裝」之戰，掌握奈米級鍵合技術者，將成為 AI 記憶體新時代的關鍵贏家。

隨著 AI 大模型對海量資料吞吐與儲存容量的需求暴增，傳統半導體記憶體晶片正面臨數十年來最嚴峻的物理極限。平面 DRAM 傳統的 6F2 單元架構微縮紅利已接近枯竭，而單晶圓堆疊的 3D NAND 也面臨薄膜應力與電流衰減等物理牆。

在最新登場的國際半導體頂級盛會「2026 VLSI Symposium」上，全球記憶體巨頭紛紛發表最新架構，宣告記憶體產業競爭已從傳統的「平面微雕」全面轉向「立體攻堅」。

在高速揮發性記憶體（DRAM）領域，韓系兩大巨頭展現了截然不同卻同樣關鍵的技術路線：

SK 海力士（SK Hynix）突破平面極限

 為解決傳統 6F2 架構造成的電磁干擾與漏電問題，SK 海力士發表了最新垂直通道 4F2 單元 DRAM 技術。

該技術將電晶體通道改為垂直排列，直連電容與字線 / 位線交叉點。

透過「雙閘極」（Dual-gate）結構與薄膜矽通道，成功抑制閘極誘導汲極洩漏（GIDL），提高資料保持時間；同時利用相鄰晶體管共享背閘的設計降低串擾噪聲，被視為 DRAM 邁向全 3D 架構前最具商業化潛力的過渡方案。

三星電子開啟 3D DRAM 時代

 三星則首度展示名為「VS-DRAM」的 3D DRAM 架構，成功將 16 層儲存單元進行垂直堆疊。

為解決驅動性能問題，三星導入環繞閘極（GAA）結構，並透過晶圓級「Peri-on-Cell」熔融鍵合技術，將周邊控制電路晶圓與記憶體陣列晶圓接合，再以矽穿介質通孔（TSDV）建立電氣連接，展現了高吞吐 I/O 的堅實技術儲備。

NAND 層數大戰：鎧俠攜手 Sandisk 瞄準 1000 層超高堆疊

在 NAND 快閃記憶體領域，單一晶圓堆疊層數達到 300 至 400 層後，正面臨深孔刻蝕導致電流衰減與晶圓彎曲等嚴重反噬。

對此，鎧俠（Kioxia）與 SanDisk(SNDKV-US) 聯手發表「多晶圓混合鍵合技術」（MSA-CBA）。

該方案不再強求於單一晶圓上堆疊極限，而是透過多塊晶圓進行多次銅 - 銅（Cu-Cu）混合鍵合。

首先將控制電路晶圓與第一層記憶體晶圓進行「正面對正面」接合，隨後再透過背面重布線將第二、第三塊記憶體晶圓以「背面對正面」持續向上堆疊，不僅順利驗證了 QLC 寫入穩定度，更宣告打通邁向 1000 層以上超高層數 NAND 的技術道路。

產業觀察：先進封裝與混合鍵合躍升記憶體新霸主

業界分析指出，從 VLSI 2026 發表的技術可以看出，記憶體晶片的升級邏輯已從純粹的「材料化學與微影微縮」，轉變為「物理微觀結構與先進鍵合封裝」的深度協同。

不論是三星的 TSDV 介質通孔，或是鎧俠的 Cu-Cu 混合鍵合，混合鍵合與晶圓級對準技術已不再只是後段封裝的手藝，而是直接躍升為晶圓廠設計核心架構的先決條件。

無論是三星或鎧俠，想要實現更高密度的多層晶片堆疊，關鍵已不只是製程節點，而是如何將不同晶圓以奈米等級精準對接，實現近乎無縫整合的混合鍵合。

未來記憶體競爭的核心，將從「誰能把電路做得更小」轉向「誰能把晶片堆得更高、更精準」。因此，掌握高精度晶圓鍵合設備、晶圓薄化與化學機械研磨技術，以及先進封裝能力的企業，正逐漸成為下一代半導體競賽中不可忽視的關鍵力量。