晶圓代工大廠台積電 (2330-TW) 3 日宣布，5 奈米製程已進入試產階段，在開放創新平台下，推出 5 奈米架構的完整版本，協助客戶實現支援下一世代先進行動、及高效能運算應用產品的 5 奈米系統單晶片設計，目標鎖定具高成長性的 5G 與人工智慧市場。

台積電 5 奈米製程已進入試產階段，支援下一世代的高階行動及高效能運算應用產品，相較於 7 奈米製程，5 奈米創新微縮功能在 ARM Cortex-A72 核心上，能提供 1.8 倍的邏輯密度， 速度增快 15%，在此製程架構下，也產生出優異的 SRAM 及類比面積縮減。

台積電指出，5 奈米製程具備極紫外光微影技術所提供的製程簡化效益，相較台積前幾代製程，在相同對應的階段，達到最佳技術成熟度，且在業界最大設計生態系統資源支持下，與客戶間已展開密集的設計合作，為產品設計定案、試產活動與初期送樣打下良好基礎。

台積電研究發展與技術發展副總經理侯永清表示，5 奈米技術能提供客戶業界最先進的邏輯製程，協助解決人工智慧及 5G 所帶動對更多運算能力的需求，將與設計生態系統夥伴緊密合作，以確保在客戶需要時，能提供經由驗證的矽智財組合與電子設計自動化工具。

台積電與包括益華國際 (Cadence)、新思科技 (Synopsys)、Mentor Graphics 及 ANSYS 等設計生態系統夥伴合作，透過台積開放創新平台電子設計自動化驗證專案，來進行全線電子設計自動化工具的驗證，協助客戶充分利用台積的 5 奈米製程技術優勢。