半導體測試介面大廠穎崴 (6515-TW) 今 (14) 日舉辦 CPO 技術論壇，公司表示，因應未來 CPO 需求爆發，公司的微間距對位雙邊探測系統解決方案 (Double Sided Probing System Total Solution) 可針對封裝等級提供獨創的 CPO 測試，跨世代超導測試座 HyperSocket 更是滿足模組等級的測試需求。

穎崴今日活動由技術主管孫家彬以「CPO 的進化論—矽光子的先進測試方法論 (The Evolution of Co-Packaged Optics：Advanced Testing Methodologies for Silicon Photonics）」為題發表演說，進一步說明 CPO 為先進測試、高階封裝與半導體測試介面所帶來全新的機會與挑戰。

AI 進入全新的發展階段，科技大廠指出 2027 年全球 AI 基礎設施需求將達至少 1 兆美元，AI 運算在過去兩年需求提升 1 萬倍，AI 運算以翻倍方式增長爆發，矽光子及共同封裝光學可望成為延續這波需求算力提升的重要關鍵技術。

矽光子 (Silicon Photonics) 為基於矽材料的光子技術，共同封裝光學 (Co-Packaged Optics) 則是將電子和光子積體電路共同封裝在同個中介層的技術，後者將光引擎直接搬到晶片旁，大幅縮短距離、功耗；同時晶圓大廠和 IC 設計大廠於近期紛紛展示 CPO 技術的原型，2026 年被視為 CPO 技術商轉元年，更是技術邁向放量的關鍵年。

根據 IDTechEx 預估，在 AI 及 HPC 浪潮下，每個 AI 加速器將用使用到數個光互聯引擎，以滿足對高速資料處理的需求，也因此帶動 CPO 市場規模自 2026 年將以 37% 的年複合增長率成長，到 2036 年將達到 200 億美元。

半導體測試介面在 CPO 生態系中，能完成奈米級光學對位 (nano scale optical alignment)、掌握 KGD 測試成效、確認訊號完整性 (signal integrity) 等，針對客戶在不同使用情境下提出測試解決方案，使得半導體測試介面在未來 CPO 市場份量逐漸攀升，扮演著不可或缺的要角。

隨著矽光子指標大廠在 CPO 傳輸訂出更高規的頻寬 (400G) 及高速 (224 Gbps/ 448Gbps) 的規格，穎崴的 CPO 解決方案持續升級，從 Wafer/Chip Level、Package Level 到 Module Level 等三個測試級別推出相對應的解決方案。

其中，WLCSP 晶圓級探針卡 (WLCSP Probe Card) 部分，Wafer Level 可用在「上電下光」的測試，Chip Level 則可用在「上光下電」的解決方案；同時，穎崴微間距對位雙邊探測系統解決方案 (Double Sided Probing System Total Solution) 則針對 Package Level 提供獨創的 CPO 測試；穎崴的跨世代超導測試座 HyperSocket 更是滿足 Module Level 的測試需求。

進入 AI 爆發期，海量資料的高速傳輸及運算，讓矽光子整合技術成為焦點，加速全球重要廠商對 CPO 持續推出新的方案及架構，穎崴在此大趨勢已做好準備，並提供完整客製化解決方案，可望在迎向 3.2T、6.4T 高速資料傳輸新時代，能取得更全面性的光電同測市場先機。