全球晶圓代工龍頭台積電 (2330) 宣布 5 奈米製程已經正式進入試產階段，目標鎖定 5G 與 AI 等市場；在台積電積極邁向最先進製程的趨勢下，包括京鼎 (3413)、帆宣(6196) 以及迅得 (6438) 等設備概念股，以及漢唐 (2404) 及朋億 (6613) 無塵室工程設備廠，另外晶圓傳載供應商家登 (3680)，以及先進半導體檢測廠閎康(3587) 及宜特 (3289) 等業者將最受惠。台積電近日宣布，在開放創新平台 (Open Innovation Platform,OIP) 之下推出 5 奈米設計架構的完整版本，協助客戶實現支援下一世代先進行動及高效能運算應用產品的 5 奈米系統單晶片設計，目標鎖定具有高成長性的 5G 與人工智慧市場。電子設計自動化及矽智財領導廠商與台積電已透過多種晶片測試載具合作開發並完成整體設計架構的驗證，包括技術檔案、製程設計套件、工具、參考流程、以及矽智財。

台積電提到，自家 5 奈米製程已進入試產階段，能夠提供晶片設計業者全新等級的效能及功耗最佳化解決方案，支援下一世代的高階行動及高效能運算應用產品。相較於台積電 7 奈米製程，5 奈米創新的微縮功能在 ARM Cortex-A72 的核心上能夠提供 1.8 倍的邏輯密度，速度增快 15%，在此製程架構之下也產生出優異的 SRAM 及類比面積縮減。

此外，5 奈米製程享有極紫外光微影技術所提供的製程簡化效益，同時也在良率學習上展現了卓越的進展，相較於前幾代製程，在相同對應的階段，達到了最佳的技術成熟度。台積電完備的 5 奈米設計架構包括 5 奈米設計規則手冊、SPICE 模型、製程設計套件、以及通過矽晶驗證的基礎與介面矽智財，並且全面支援通過驗證的電子設計自動化工具及設計流程。在業界最大設計生態系統資源的支持之下，台積電公司與客戶之間已經展開密集的設計合作，為產品設計定案、試產活動與初期送樣。

台積電研究發展與技術發展副總經理侯永清表示：「台積電 5 奈米技術能夠提供客戶業界最先進的邏輯製程，協助他們解決人工智慧及 5G 所帶動對於更多運算能力的需求。在 5 奈米世代，設計與製程需要密切的共同最佳化，因此，我們與設計生態系統夥伴緊密的合作，以確保在客戶需要時能夠提供經由驗證的矽智財組合與電子設計自動化工具，並協助客戶在首次投片即獲得成功，並且加速產品上市的時間。」

台積電的 5 奈米設計生態系統夥伴合作，包括益華國際電腦科技 (Cadence)、新思科技 (Synopsys)、Mentor Graphics、以及 ANSYS，透過台積電開放創新平台電子設計自動化驗證專案來進行全線電子設計自動化工具的驗證，此驗證專案的核心涵蓋矽晶為主的電子設計自動化工具範疇，包括模擬、實體實作 (客製化設計、自動佈局與繞線) 、時序簽核 (靜態時序分析、電晶體級靜態時序分析) 、電子遷移及壓降分析 (閘級與電晶體級)、實體驗證 (設計規範驗證、電路佈局驗證) 、以及電阻電容擷取。