文．洪寶山

3D IC 的核心概念，是將不同功能、不同晶片或不同層次的電路，在垂直方向上堆疊，再透過垂直互連如 TSV 或 copper-copper 鍵合、晶圓鍵合等手段來互通。相較於純粹的 2D 平面設計，它帶來幾項潛在優勢：(1) 縮短互連距離、降低延遲，(2) 降低功耗，(3) 空間與體積縮小，(4) 異質整合／工藝節省，(5) 高頻寬互連能力。

不過，技術上也有一些挑戰要克服：(1) 熱管理／散熱瓶頸，(2) 良率與製程複雜性，(3) 設計難度與 EDA 工具支援，(4) 標準化與互通性。總之，3D IC 的誘因是強大的性能與整合潛能，但要全面落地，必須跨越熱、良率與設計支援這三大難題。

關於「3D IC」的兩個版本

關於「3D IC」，業界常提的有兩個主要版本：(1)TSV / 封裝型 3D IC：利用 TSV(矽穿孔) 或中介層，把已完成的晶片或記憶體堆疊起來。適合記憶體＋邏輯，或異質晶片組合。已有商業應用，量產可行，代表作是 HBM 高頻寬記憶體 (GPU 上已量產)、台積電的 CoWoS+SoIC 混合方案、三星的 3D DRAM。缺點是成本高、熱問題還沒完全解決。(2)Monolithic 3D IC(單晶層堆疊型)：不是把「完成的晶片」堆起來，而是直接在同一晶圓上，層層長出新的電晶體／電路 (低溫沉積或再生長技術)，理論上密度最高、互連最短。如果成熟，可以徹底延伸摩爾定律。但目前仍停留在實驗與小規模示範，尚未商用，其中的代表是研究中的「Monolithic 3D integration」(低溫再生長)。

3D IC 何時能「真正量產」？現在能落實的，多集中在記憶體堆疊與先進封裝，已形成營收。在 HBM 記憶體堆疊，透過 TSV 技術堆疊 DRAM、輝達 GPU、AI 加速器已大量使用，屬於最成熟、最具規模的 3D IC 應用。台積電的 SoIC/3DFabric 已能提供 wafer-on-wafer、die-on-wafer 的 3D 整合。現階段主要用於 HPC、AI 伺服器晶片，良率與成本仍受控於高階客戶。

三星、英特爾 vs. 台積電

三星的 3D Cube：宣布 silicon-proven，鎖定 HPC 與 AI，強調邏輯＋記憶體堆疊。Intel Foveros(雖嚴格算 2.5D/3D 混合)：已應用於 Meteor Lake，算是過渡型態的 3D 整合。2027-2030 年第一波「真正的邏輯＋記憶體單晶層堆疊」產品有望量產。

3D IC 成為 AI/HPC 晶片差異化武器。2030 年後，如果 Monolithic 3D(低溫沉積，直接在晶圓上長多層電晶體) 成熟，將可能成為摩爾定律續命的主流。若未成熟，2.5D/Chiplet + 混合封裝仍會長期共存。

台積電在高端 HPC、AI 的 3D 封裝已經落實，是目前最穩定的路線。三星最大優勢是「邏輯＋自家記憶體」的垂直整合，若能成功，可能在 AI、記憶體市場有爆發力。英特爾已量產 Foveros，但還偏「過渡型 3D IC」，要真正挑戰需要製程和客戶支持，而當前已經有美國政府與輝達的入股，又傳尋找蘋果入股，不能小看川普的半導體返美製造的決心。

3D IC 先進封裝聯盟漣漪擴散

台積電與日月光帶頭牽起生態圈，成立 3D IC 先進封裝聯盟，串聯產業鏈合作，有助於減少跨公司技術接口摩擦，提升設計、量測、製程共通性，是 3D IC 從研發轉商業化關鍵一環，已經吃到 AI 加速器 (GPU/AI ASIC) 的紅利，記憶體已經是 3D 結構最大規模應用 (3D NAND、HBM)，未來會繼續引領量產。下一個目標 HPC(科學計算、資料中心) 的商機，將是 3D IC 擴散最快的戰場。長期著眼在手機 SoC，封裝型 3D(InFO/SoIC 混搭)可能 2027 年後逐步落實，但成本壓力大。

短、中、長期投資策略

投資策略：短期看台積電 (SoIC/CoWoS 擴產) 與 ABF 三雄 (報價與產能)，設備往往領先終端一到三季，中期觀察缺料的 HVLP、高階 CCL、PSPI 認證與擴產進度，屬於高黏著度與高毛利，長期著眼於電力機房架構(HVDC、液冷標準化) 重塑資料中心供應鏈。

來源：《理財周刊》1310 期
更多精彩內容請至 《理財周刊》